AMD Zen6锐龙CPU再次现身：A0步进、AI性能十倍提升

1月12日最新消息显示，尽管amd在近日的ces展会上正式发布了面向服务器与ai数据中心市场的zen6架构新品——epyc venice系列，但面向普通消费者的zen6处理器仍需等待至明年才会登场。

目前，桌面平台代号为Olympic Range的Zen6产品线信息依然十分有限；相比之下，移动平台的Medusa Point已持续获得多轮爆料。此前通过BND物流单据我们已确认，该系列将延续双TDP策略：高功耗版为45W，低功耗版则为28W。

知名爆料者@Olarak29_再度更新了Medusa Point动态，其依据仍是来自BND系统的运输数据。此次披露的信息更为具体，首次明确了工程步进版本——“Medusa 1”即代表当前已流片并进入测试阶段的A0版初代样品。

该A0样品属于28W TDP规格，预计将成为下一代锐龙5或锐龙7移动处理器的主力型号，采用全新混合核心设计：集成4颗高性能核心（Performance Core）、4颗高密度能效核心（Density Core）以及2颗超低功耗核心（LP Core），整套方案共构成10核10线程架构。

插槽方面，FP10已获多方交叉验证，将取代当前Zen5 strix Point所用的FP8接口。新插槽物理尺寸较FP8扩大约6%，但依旧明显小于Strix Halo所采用的FP11规格，兼顾了升级空间与机身轻薄性之间的平衡。

官方曾强调，Zen6并非Zen5的迭代改良，而是从底层重构的全新型号，专为高吞吐、高并行负载优化，在矢量运算、浮点性能及新一代AI指令集方面均有显著增强，并完整支持AVX-512指令集——不过这一特性大概率仅限于EPYC级服务器芯片，消费级Medusa Point是否开放尚无定论。

Replit最新推出的AI编程工具，可以帮助用户从零开始自动构建应用程序。

值得注意的是，AMD迄今唯一公开确认的Medusa Point关键指标，便是其AI加速能力：相较四至五年前发布的早期锐龙移动处理器，AI相关任务性能预计提升达10倍之多。这一数据虽具参考价值，但也需结合实际应用场景理性看待。

展望明年上市的Zen6消费级产品，市场最关注的两大悬念仍未揭晓：其一是2nm制程带来的成本压力是否会传导至终端售价；其二则是核显部分的演进路径——由于RDNA5架构预计要到2027年才正式落地，Zen6移动处理器极有可能继续沿用RDNA 3.5架构的Radeon 880M或890M核显，实现“一GPU传三代”的延续策略。在此背景下，其图形性能能否与Intel即将推出的Xe3/Xe *** 核显展开有效竞争，仍有待实测验证。